Puce mémoire W632GU6RB-11 2Gbit DDR3L SDRAM 933MHz basse tension pour systèmes embarqués

Le W632GU6RB-11 est une puce de mémoire SDRAM DDR3L de 2 Go.ce qui le rend idéal pour les systèmes embarqués avec des exigences d'efficacité énergétique et de bande passante.

Le W632GU6RB-11 dispose d'une architecture 16M × 8 banques × 16 bits, avec une capacité totale de 2 Gb et une largeur de bus de données de 16 bits (x16)..35 V/1.5 V (VDDQ), tout en restant compatible avec les niveaux d'entrée/sortie standard de 1,5 V de DDR3, permettant une sélection flexible lors de la conception du système.mesurant seulement 7.5 mm × 13 mm, ce qui le rend approprié pour des applications intégrées avec un espace restreint.

• L'alimentation électrique: 1,35 V (typique), VDD, VDDQ = 1,283 V à 1,45 V
• La valeur de l'éclairage doit être supérieure à la valeur de l'éclairage du véhicule.
• Architecture à double débit de données: deux transferts de données par cycle d'horloge
• Huit banques internes pour une opération simultanée
• L'architecture de pré-remplacement de 8 bits
• La latence CAS: 5, 6, 7, 8, 9, 10, 11, 13 et 14
• Les modes de longueur de rafale 8 (BL8) et de rafale de rafale 4 (BC4) sont fixés par le biais d'un registre de mode (MRS) ou peuvent être sélectionnés en vol (OTF).
• L'ordre de lecture par rafale programmable: séquentiel entrecoupé ou mordant
• Les strobes bidirectionnelles et différentielles (DQS et DQS#) sont transmises/reçues avec les données
• Légères avec les données de lecture et centrées avec les données d'écriture
• DLL aligne les transitions DQ et DQS avec l'horloge
• Entrées différentielles d'horloge (CK et CK#)
• Les commandes entrées sur chaque bord CK positif, les données et le masque de données sont référencées sur les deux bords d'une paire de stroboscope de données différentielle (double débit de données)
• CAS affiché avec latence additive programmable (AL = 0, CL - 1 et CL - 2) pour une meilleure efficacité des bus de commande, d'adresse et de données
• Lecture de la latence = latence additive plus latence CAS (RL = AL + CL)
• Opération de précharge automatique pour les rafales de lecture et d'écriture
• Récupération, auto-récupération, auto-récupération (ASR) et auto-récupération partielle du tableau (PASR)
• Désactivation préchargée et active
• Masques de données (DM) pour l'écriture de données
• La fréquence d'écriture de CAS programmée (CWL) par fréquence de fonctionnement
• Écrire latence WL = AL + CWL
• Registre multi-usage (MPR) pour la lecture d'une séquence de bits d'étalonnage de synchronisation du système prédéfinie
• Assistance à l'étalonnage du temps au niveau du système via le nivellement d'écriture et le modèle de lecture MPR
• ZQ Étalonnage pour le pilote de sortie et l'ODT à l'aide d'une résistance de référence externe à la terre
• Pin RESET# asynchrone pour la séquence d'initialisation de mise sous tension et la fonction de réinitialisation
• Termination sur matériau programmable (ODT) pour les données, les masques de données et les paires de stroboscopies différentielles
• Mode ODT dynamique pour une meilleure intégrité du signal et des impédances de terminaison présélectables pendant les écritures
• Taille de page 2K octets

• Systèmes embarqués: Applications nécessitant des caches à haute vitesse de moyenne capacité, telles que la commande industrielle, les interfaces homme-machine (HMI) et les terminaux d'acquisition de données
• Équipement réseau: mise en mémoire tampon des données dans les dispositifs de communication tels que les routeurs, les commutateurs et les passerelles
• Produits électroniques de consommation: Produits de consommation à faible coût tels que les téléviseurs numériques, les décodeurs et les haut-parleurs intelligents
• Électronique automobile: systèmes d'infodivertissement et dispositifs de navigation embarqués (il faut sélectionner la version à température industrielle)
• Vision industrielle: tamponnage des images pour les caméras de vision automatique et les cartes de capture d'image