Logique programmable IC 10M50DAF256C7G FPGA - réseau prédiffusé programmable de champ 256-FBGA

Logique programmable IC 10M50DAF256C7G FPGA - réseau prédiffusé programmable de champ 256-FBGA

Description de produit de 10M50DAF256C7G

Émetteurs-récepteurs de caractéristique de 10M50DAF256C7G Stratix® 10 TX FPGAs, capables puissance-efficaces et double mode des deux 57,8 GBP PAM4 (modulation d'impulsion en amplitude) et 28,9 opération de GBP NRZ (revenez non à zéro).
10M50DAF256C7G en plus des 57,8 GBP PAM4/28,9 émetteurs-récepteurs double mode de GBP NRZ, Stratix 10 dispositifs de TX comportent plusieurs autres innovations de percée.

Spécifications de 10M50DAF256C7G

Caractéristiques de 10M50DAF256C7G

• Toute la nouvelle architecture de noyau de Hyperflex™ livrant 2X la représentation de noyau comparée à la génération précédente FPGAs performant
• technologie de tri porte de 14 nanomètre (FinFET)
• Technologie hétérogène du Système-dans-paquet 3D (petite gorgée)
• Tissu monolithique de noyau avec jusqu'à 2,8 millions d'éléments logiques (LEs)
• Jusqu'à 144 canaux duplex d'émetteur-récepteur sur les tuiles hétérogènes d'émetteur-récepteur de la petite gorgée 3D
• Débits d'émetteur-récepteur jusqu'à 57,8 GBP PAM4 et 28,9 GBP NRZ pour interpuces, le puce-à-module, et les applications de carte mère
• ESRAM inclus (47,25 Mbit) dans des dispositifs choisis, et blocs de mémoire internes de M20K (20 Kb) SRAM
• Synthèse partielle et réservoir très réduit de la frousse LC basés pour transmettre les boucles à verrouillage déphasé (PLLs)
• Blocs durs de la propriété intellectuelle de PCI Express® Gen3 x16 (IP)
• Dur 10/25/100 MAC d'Ethernet de GBP avec Reed-Solomon consacré FEC pour les signaux de NRZ (528, 514) et les signaux PAM4 (544, 514)

Hyper-registre de Bypassable de 10M50DAF256C7G

Les Hyper-registres permettent aux techniques de conception principales suivantes de réaliser les augmentations de représentation du noyau 2X :

• Hyper-Retiming de grain fin pour éliminer les chemins critiques
• Hyper-canalisation nulle de latence pour éliminer conduire des retards
• Hyper-optimisation flexible pour la représentation classe meilleure

En mettant en application ces techniques dans votre conception, les outils de conception Hyper-avertis se servent automatiquement des Hyper-registres pour réaliser la fréquence du signal d'horloge maximum de noyau.

FAQ
Q. Vos produits sont-ils originaux ?
: Oui, tous les produits sont importation originale originale et nouvelle est notre but.
Q : Quels certificats avez-vous ?
: Nous sommes compagnie d'OIN et membre certifiés par 9001:2015 d'ERAI.
Q : Pouvez-vous soutenir l'ordre ou l'échantillon de petite quantité ? L'échantillon est-il libre ?
: Oui, nous soutenons l'ordre d'échantillon et la commande. Le coût d'échantillon est différent selon votre ordre ou projet.
Q : Comment embarquer mon ordre ? Est-ce sûr ?
: Nous employons exprès pour embarquer, comme DHL, Fedex, UPS, TNT, EMS.We pouvons également employer votre expéditeur suggéré. Les produits seront dans le bien emballant et assurer la sécurité et nous soyez responsable aux dommages de produit à votre ordre.
Q : Que diriez-vous du délai d'exécution ?
: Nous pouvons embarquer les parties courantes dans un délai de 5 jours ouvrables. Si sans actions, nous confirmerons le délai d'exécution pour vous avons basé sur votre quantité d'ordre.